Përmbajtje:

Dizajni i Masterit I2C në VHDL: 5 hapa
Dizajni i Masterit I2C në VHDL: 5 hapa

Video: Dizajni i Masterit I2C në VHDL: 5 hapa

Video: Dizajni i Masterit I2C në VHDL: 5 hapa
Video: Удивительное преображение детской комнаты || Руководство для родителей 2024, Dhjetor
Anonim
Dizajni i Masterit I2C në VHDL
Dizajni i Masterit I2C në VHDL

Në këtë udhëzues, diskutohet Krijimi i një masteri të thjeshtë I2C në VHDL.

SH NOTNIM: klikoni në çdo imazh për të parë imazhin e plotë

Hapi 1: Vështrim i Autobusit I2C

• Qëndron për qark të integruar.

• Sinkron, Gjysmë dupleks.

• Ndërfaqe me dy tela - SDA dhe SCL.

• SDA - Linja e të dhënave serike e kontrolluar nga Master dhe Slave

• SCL - Ora Seriale e krijuar nga Master

• Protokoll Multi-master, Multi-slave.

• Dy mënyra - 100 kbits/sek dhe 400 kbits/sek: të ngadaltë dhe të shpejtë.

Hapi 2: Dizajni RTL në VHDL

Specifikat e Dizajnit të Masterit tonë I2C

  • Korniza e të dhënave 8-bit.
  • Kontroll SCL vetëm në një drejtim.
  • Adresa e skllavit 7-bit.
  • Mbështet mënyrat e ngadalta dhe të shpejta.
  • Master i vetëm, shumë skllav.
  • Në përputhje me specifikimet origjinale I2C nga Philips.

Përdoret kodi i pastër RTL. Pra, IP është lehtësisht i lëvizshëm në të gjitha FPGA -të. Dizajni kompakt i bazuar në FSM duke përdorur orën e krijuar brenda siguron zonën dhe performancën optimale.

Hapi 3: Simulimi dhe Testimi

Mjedisi i Testit

  • Simulimi dhe testimi funksional duke përdorur IP të palëve të treta I2C Slave.
  • Sintetizuar duke përdorur grupin e mjeteve Xilinx Vivado.
  • Zbatuar dhe testuar në bordin Artix-7 FPGA.
  • Dizajni i verifikuar i kohës për 100 MHz.
  • Format e valëve të testuara në DSO/CRO.
  • Komunikimi i testuar me sukses me Arduino UNO si I2C Slave.

Hapi 4: Shënime të rëndësishme

  • Ndërsa testoni Master duke përdorur I2C Slave IP, konfiguroni kodin e skllavit sipas kërkesave tuaja. Ju mund të dëshironi të ndryshoni frekuencën e paracaktuar të orës dhe adresën e skllavit. Frekuenca e orës duhet të konfigurohet edhe në kodin Master.
  • Ndërsa testoni në bord, mos harroni rezistorët tërheqës pasi linja SDA është dalja e zakonshme e kullimit !!! Kontrolloni google për rezistencën e rekomanduar të tërheqjes për shpejtësi të ndryshme i2c. Kam përdorur 2.2K për 100 kHz.
  • Nëse nuk përdorni stolin e provës dhe nuk simuloni Masterin në mënyrë të pavarur, simuloni me kujdes sinjalin SDA, pasi është një sinjal dy-drejtues (i jashtëm). Ajo ka dy drejtues, anën master dhe anën e skllavit. Duhet të dini kur të "detyroni" dhe kur të "impononi".
  • SCL është linjë njëdrejtimëshe. Nuk ka nevojë për tërheqje.
  • Ju lutemi kaloni përmes Dokumentacionit IP tërësisht.

Hapi 5: Skedarët e bashkangjitur

  • Të gjithë kodet RTL të Master I2C.
  • Paneli i testimit, kodet e skllevërve I2C gjithashtu, për testim.
  • Dokumentacioni IP.

Për çdo pyetje, mos ngurroni të më kontaktoni:

Mitu Raj

më ndiqni:

Për pyetje, kontaktoni: [email protected]

Recommended:

Dizajni i një kontrolluesi të programueshëm të ndërprerjeve në VHDL: 4 hapa

Dizajni i një kontrolluesi të programueshëm të ndërprerjeve në VHDL: 4 hapa

Dizajni i një Kontrolluesi Ndërprerje të Programueshëm në VHDL: Jam i tronditur nga lloji i përgjigjeve që marr në këtë blog. Faleminderit djema që vizituat blogun tim dhe më motivuat të ndaja njohuritë e mia me ju. Këtë herë, unë do të paraqes modelin e një moduli tjetër interesant që shohim në të gjitha SOCs - Ndërprerja C

Dizajni i një kontrolluesi të thjeshtë të cache në VHDL: 4 hapa

Dizajni i një kontrolluesi të thjeshtë të cache në VHDL: 4 hapa

Dizajni i një Kontrolluesi të Thjeshtë Cache në VHDL: Unë po e shkruaj këtë gjë të udhëzueshme, sepse e pashë pak të vështirë të merrja një kod referimi VHDL për të mësuar dhe filluar hartimin e një kontrolluesi të cache. Kështu që unë krijova një kontrollues të cache vetë nga e para dhe e testova me sukses në FPGA. Kam p

Dizajni i një kontrolluesi të thjeshtë VGA në VHDL dhe Verilog: 5 hapa

Dizajni i një kontrolluesi të thjeshtë VGA në VHDL dhe Verilog: 5 hapa

Dizajni i një kontrolluesi të thjeshtë VGA në VHDL dhe Verilog: Në këtë udhëzues, ne do të hartojmë një kontrollues të thjeshtë VGA në RTL. Kontrolluesi VGA është qark dixhital i krijuar për të drejtuar ekranet VGA. Lexohet nga Frame Buffer (VGA Memory) i cili përfaqëson kornizën që do të shfaqet, dhe gjeneron nevoja

Dizajni i Masterit SPI në VHDL: 6 hapa

Dizajni i Masterit SPI në VHDL: 6 hapa

Dizajni i Masterit SPI në VHDL: Në këtë udhëzues, ne do të hartojmë një Master SPI Bus nga e para në VHDL

Dizajni i UART në VHDL: 5 hapa

Dizajni i UART në VHDL: 5 hapa

Dizajni i UART në VHDL: UART qëndron për Transmetuesin e Marrësit Universal Asinkron. Protocolshtë protokolli më i popullarizuar dhe më i thjeshtë i komunikimit serik. Në këtë udhëzues, do të mësoni se si të hartoni një modul UART në VHDL